Перейти до вмісту

LatticeMico32

Матеріал з Вікіпедії — вільної енциклопедії.
LatticeMico32
РозробкаLattice Semiconductor
Розрядність32-bit
Поява2006
Тип архітектуриRISC
Інструкції32-розрядні
Реалізація переходів«порівняти і перейти»
Порядок байтівbig-endian
Розширеннявизначаються проектантом
Відкритий дизайнтак
Регістри
Загального призначення32

LatticeMico32 — 32-розрядне програмне ядро процесора, розроблене компанією Lattice Semiconductor і оптимізоване для FPGA. Процесор має гарвардську архітектуру з розділеними шинами команд і даних. При потребі об'єднання шин може використовуватись спеціальний арбітр.

Ліцензія на LatticeMico32 є вільною[яка?], що означає можливість легального використання програмного ядра з будь-якою мікросхемою FPGA (не лише виробництва Lattice) або ASIC, а також у програмних емуляторах (таких, як QEMU). Як приклади апаратних платформ для Mico32 можна назвати FPGA Xilinx і Altera.

Опис ядра процесора і всі інструменти розробки доступні у форматі з відкритим початковим кодом. Таким чином, будь-хто може при потребі вносити зміни у архітектуру процесора.

Приклади використання

[ред. | ред. код]

Рудольфом Мареком (чеськ. Rudolf Marek) було з'ясовано, що ядро LatticeMico32 вбудоване у деякі процесори AMD (сімейства 15h і 16h).[1]

Особливості архітектури

[ред. | ред. код]
  • Архітектура RISC load/store
  • 6-стадійний конвеєр
  • 32-розрядна внутрішня шина даних
  • 32-розрядні (тобто, 4-байтові) інструкції
  • 32 регістри процесора загального призначення (регістр R0, як правило, повертає нуль, але може бути сконфігурований і для інших значень)
  • До 32 зовнішніх переривань
  • Конфігурований набір команд; інструкції, що визначаються користувачем
  • Опційні кеші з можливістю конфігурування
  • Опційно конвеєризована пам'ять[що це?]
  • Два інтерфейси Wishbone[en] для пам'яті (один лише для читання — для шини команд, другий для читання і запису — для шини даних і периферії)
  • Ввід/вивід з відображенням на пам'ять

Програмні інструменти

[ред. | ред. код]

Наступні програмні інструменти можуть використовуватися для розробки програм для LatticeMico32:

Див. також

[ред. | ред. код]

Джерела

[ред. | ред. код]
  1. AMD x86 SMU firmware analysis. 27 грудня 2014. Архів оригіналу за 4 вересня 2018. Процитовано 13 серпня 2019.

Посилання

[ред. | ред. код]