Перейти до вмісту

Список мікропроцесорів VIA

Матеріал з Вікіпедії — вільної енциклопедії.

В даному списку перераховані x86-сумісні мікропроцесори виробництва VIA Technologies, згрупованих за технічні характеристиками: ядра в рамках однієї групи мають багато спільного.

(Cyrix III) розроблений компанією Cyrix

[ред. | ред. код]
  • Всі моделі[1] підтримують набори інструкцій MMX і 3DNow!
Ім'я на
ринку
Ядро Частота FSB L1-кеш L2-кеш Швидкодія
FPU
Pipeline
stages
Типова потужність Вольтаж Технологічний
процес
Cyrix III Joshua 350-450 МГц 100-133 MT/с 64 КіБ 256 КіБ 100% ? 13-16 Вт 2,2 В 180 нм Al

Процесори Cyrix III, C3

[ред. | ред. код]
  • Всі моделі[2] підтримують набори інструкцій MMX і 3DNow!
Ім'я на
ринку
Ядро Частота FSB L1-кеш L2-кеш Швидкодія
FPU
Pipeline
stages
Типова потужність Вольтаж Технологічний
процес
Cyrix III Samuel (C5A) 500-733 МГц 100-133 MT/с 128 КіБ 0 КіБ 50% 12 6,8-10,6 Вт 1,9-2,0 В 180 нм Al
C3, Eden ESP Samuel 2 (C5B) 733-750 МГц 100-133 MT/с 128 КіБ 64 КіБ 50% 12 5,8-6,6 Вт 1,60 В 150 нм Al
C3 Ezra (C5C) 800-933 МГц 100-133 MT/с 128 КіБ 64 КіБ 50% 12 5,3-5,9 Вт 1,35 В 130 нм Al
C3 Ezra-T (C5N) 800-1000 МГц 100-133 MT/с 128 КіБ 64 КіБ 50% 12 5,3-11,8 Вт 1,35 В 130 нм Al

Процесори C3, C7

[ред. | ред. код]
  • Всі моделі[3] підтримують набори інструкцій MMX, SSE
  • Набір інструкцій SSE2, SSE3, NX bit підтримуються процесорами з ядром Esther (C5J)
Ім'я на
ринку
Ядро Частота FSB L1-кеш L2-кеш Швидкодія
FPU
Pipeline
stages
Типова потужність Вольтаж Технологічний
процес
C3, Eden ESP, Eden-N Nehemiah (C5XL) 1-1,2 ГГц 133 MT/с 128 КіБ 64 КіБ 100% 16 15-19 Вт 1,40 В 130 нм Cu
C3 Nehemiah+ (C5P) 1-1,2 ГГц MT/с 128 КіБ 64 КіБ 100% 16 11-12 Вт 1,25 В 130 нм Cu
C7, C7-D, C7-M,
Eden, Eden ULV
Esther (C5J) 0,4-2,0 ГГц 400-533 MT/с 128 КіБ 128 КіБ 100% 16 12-20 Вт 0,9-1,1 В 90 нм SOI
Серія Ім'я моделі Ядро Частота
[МГц]
FSB
[МГц]
Рік Тех-процес
[нм]
Розмір упаковки
[мм2]
Енергоспоживання
[Вт]
L2 кеш
[КБ]
L1 I/D кеш
[КБ]
Продуктивність
[SPEC2000]
Eden Eden ESP Samuel 2 300–600 66/100/133 2001 150 35×35 2.5–6 64 64/64 Невідомо
Eden ESP Nehemiah 667–1000 133/200 2003–2004 130 35×35 6–7 64 64/64 Невідомо
Eden-N Nehemiah 533–1000 133 2003 130 15×15 2.5–7 64 64/64 Невідомо
Eden Esther 400–1500 400–800 2006–2007 90 30 <7.5 128 32/32 Невідомо
Eden X2 Невідомо 800 Невідомо 2011 40 11×6 Невідомо Невідомо Невідомо Невідомо
C3 C3 Samuel 2 667–800 100–133 2001 150 Невідомо 13 64 64/64 Невідомо
C3 Ezra 800–1000 100–133 2002 130 Невідомо 8.3–10 64 64/64 Невідомо
C3 Nehemiah 1000–1400 133–200 2003 130 35×35 15–21 64 64/64 Невідомо
C3-M Nehemiah 1000–1400 133–200 2003 130 35×35 11–19 64 64/64 Невідомо
C7 C7-D Esther 1500–1800 400 2006 90 21×21 20–25 128 16/16 Невідомо
C7-M Esther 1000–2000 400 2005 90 21×21 12–20 128 16/16 Невідомо
C7 Esther 1500–2000 800 2007 90 21×21 12–20 128 16/16 Невідомо
Серія Ім'я моделі Ядро Частота
[МГц]
FSB
[МГц]
Рік Техпроцес
[нм]
Розмір упаковки
[мм2]
Енергоспоживання
[Вт]
L2 кеш
[КБ]
L1 I/D кеш
[КБ]
Продуктивність
[SPEC2000]
QuadCore QuadCore Isaiah 1000-1460 1066 2011 40 21×21 27.5 4× 1024[5] 4× 64/64 30.1/24.1 rate[6]
  • У розробці, на момент редагування списку. Деталі, наведені нижче, можуть бути змінені,
  • 8 ядер + нейронний процесор "NCORE" для прискорення ШІ.
  • Набір інструкцій MMX SSE SSE2 SSE3 SSSE3 SSE4.1 SSE4.2 AES AVX AVX2 FMA3 SHA AVX512 AVX512F AVX512CD AVX512BW AVX512DQ AVX512VL AVX512IFMA AVX512VBMI.
Назва
моделі
Кодове ім'я Ядро Кількість ядер Частота Мікроархітектура L1 кеш L2 кеш L3 кеш Анонсовано Випуск очікувався Техпроцес Тип роз'єма Pipeline stages Лінії PCIe
невідомо CHA CNS 8 2.5 ГГц CNS[10] 32 КіБ 256 КіБ 16 МБ 2019 2H 2020[11] 16 нм LGA 20-22 44[12]

Див. також

[ред. | ред. код]

Джерела

[ред. | ред. код]
  1. Підтримка інструкцій IA-32 процесорами VIA Cyrix III. sandpile.org. Архів оригіналу за 6 липня 2013. Процитовано 23 липня 2007.
  2. Підт��имка інструкцій IA-32 процесорами VIA C3. sandpile.org. Архів оригіналу за 6 липня 2013. Процитовано 23 липня 2007.
  3. Підтримка інструкцій IA-32 процесорами VIA C7. sandpile.org. Архів оригіналу за 6 липня 2013. Процитовано 23 липня 2007.
  4. VIA Nano X2 SPEC2000 ratio and rate scores. Via.com. Архів оригіналу за 7 лютого 2014. Процитовано 3 лютого 2014.
  5. VIA QuadCore Processor. Via.com. Архів оригіналу за 18 серпня 2015. Процитовано 3 лютого 2014.
  6. VIA Nano X2 Whitepaper (PDF). Via.com. Архів оригіналу (PDF) за 27 May 2012. Процитовано 3 лютого 2014.
  7. Nov 18th, btarunr; Discuss, 2019 22:10. VIA CenTaur Develops a Multi-core x86 Processor for Enterprise with in-built AI Hardware. TechPowerUp (англ.). Процитовано 28 липня 2020.
  8. Feb 18th, btarunr; Discuss, 2020 06:36. VIA CenTaur CHA NCORE AI CPU Pictured, a Socketed LGA Package. TechPowerUp (англ.). Процитовано 28 липня 2020.
  9. CHA - Microarchitectures - Centaur Technology - WikiChip. en.wikichip.org (англ.). Процитовано 28 липня 2020.
  10. Процесорна архітектура VIA x86 AI, анонсована продуктивність: порівнянна з 32 ядерним Intel. Small Tech News. 11 грудня 2019. Архів оригіналу за 20 жовтня 2020. [Архівовано 2020-10-20 у Wayback Machine.]
  11. Dec 9th, btarunr; Discuss, 2019 18:25. Centaur Releases In-Depth Analysis from The Linley Group for its NCORE-Equipped x86 Processor. TechPowerUp (англ.). Процитовано 30 серпня 2020.
  12. Перший у світі високопродуктивний x86 SoC з інтегрованим AI співпроцесором (PDF). centtech. с. 4.{{cite web}}: Обслуговування CS1: Сторінки з параметром url-status, але без параметра archive-url (посилання)

Посилання

[ред. | ред. код]